집중 형 이온빔 (FIB) 회로 편집은 첨단 노드 설계 세계에서 점차 가치가 높아짐

백지

집적 회로 (IC) 설계자는 구형 프로세스 노드에서 오래 사용 된 기술이 28nm을 비롯한 첨단 기술 노드에서 제조되는 디바이스를 개발할 때 훨씬 더 많은 이점을 제공한다는 것을 알고 있습니다. 장치를 출시하기 위해 $ 10 million 이상 소요되는 기간 동안, 집중 이온빔 (FIB) 회로 편집 비용 절감, 성능 및 기능 최적화, 위험 완화 및 복잡한 장치 설계의 출시 시간 단축을 위해 전략적으로 중요한 도구가되었습니다.

IC 설계자는 이전 설계 작업을 바탕으로 예측하기가 어렵지는 않더라도 어려운 첨단 공정 노드에서 많은 새로운 문제에 직면하게 될 것이라는 것은 널리 알려져 있습니다. EDA 툴 제공 업체는 이미 설계 흐름 및 수많은 기술적 과제를 처리하는 다른 방법에 대한 조언을 통해 고급 노드 설계의 어려움을 해결하고 있습니다. 개발자는 이러한 새로운 설계 흐름 수정을 적용 할 수있을뿐 아니라 전체 마스크 스핀의 높은 비용 또는 긴 시간표를 작성하기 전에 수정 사항을 디버깅 및 검증하거나 설계 최적화 변경을 탐색하는 프로세스에 FIB 회로 편집을 적용 할 수 있습니다.

고급 프로세스 노드에서 발생하는 문제 해결

마스크 비용이 높고 버그를 찾아 수정하는 것이 훨씬 어려운 고급 프로세스 노드에서 디자인 성공의 장벽이 확대됩니다. 이전의 설계 작업을 기반으로 예상하기가 불가능하지는 않더라도 어려운 설계 프로세스 노드에서 많은 새로운 문제가 발생한다는 것은 널리 알려져 있습니다. 20nm 프로세스 노드에서 제조 된 칩의 피처 크기는 일반적으로 리소그래피에서 사용되는 레이저 광의 파장보다 10 배 더 작습니다. Pre-silicon 테스트는 매우 지루하고, 시뮬레이션 시간이 지나치게 길어지고, 많은 설계가 100 퍼센트 검증을받을 수 없습니다. 매우 복잡한 설계의 경우 시뮬레이션 모델이 불완전 할 수 있으며 패키징이 민감한 장치에 스트레스를 유발할 수 있습니다.

이 환경에서의 도전 과제는 다양한 패터닝 및 레이아웃 종속 효과 (LDE)에서 로컬 인터커넥트 레이어 사용에 이르기까지 다양합니다. 새로운 기술 노드마다 새로운 차원으로 설계 및 통합의 복잡성이 높아집니다. 서버 신호 및 전원 전자 마이그레이션은 또한 문제를 야기합니다. 금속 피치를 줄이면 커플 링 효과 및 신호 무결성 문제가 발생합니다. 와이어 및 비아 저항을 늘리려면보다 진보 된 가변 와이어 크기 조정 및 테이퍼링 기술이 필요합니다. 또한 추출, 타이밍, 신호 무결성 분석 및 모델링은 성능을 저하시키지 않으면 서 설계자가 정확성을 달성하기 전에 해결해야하는 다양한 변형 문제를 제기합니다. 20nm에서의 리소그래피 한계는 종종 사인 오프를 달성하기 위해 많은 수정이 필요합니다. 마지막으로, 디자이너는 수많은 칩 및 IP 통합 문제, 패키징 문제 및 이러한 문제가 상호 작용할 때 추가되는 복잡성에 직면합니다.

비슷한 도전 과제는 전력 FET 및 제어 장치와 전력 FET 기능을 결합한 장치 설계자들이 직면한다. 이러한 설계 환경에서 FIB 회로 편집 기술은 유사하게 고급 공정 노드에서 이점을 제공하며 많은 전력 디바이스가 실리콘 카바이드 (SiC), 갈륨 나이트 라이드 (GaN) 및 기타 와이드 밴드 갭 재료로 이동함에 따라 점차 중요해질 것입니다.

많은 EDA 툴 제공 업체가 이미 설계 흐름 및 다양한 기술적 문제를 처리하는 다른 방법에 대한 조언을 통해 이러한 문제를 해결하고 있습니다. 그러나 이것은 충분하지 않습니다. 새로운 설계 흐름 수정을 적용하는 것 외에도 개발자는 버그가없는 동안 초기 프로토 타입으로 FIB 회로 편집을 적용 할 수 있습니다. 전체 마스크 스핀의 높은 비용 또는 긴 시간표를 작성하기 전에 테스트하고 검증 할 수있는 실제 프로토 타입을 신속하고 저렴하게 구현 및 생성함으로써 동일한 기술을 사용하여 설계 최적화 기회를 탐색 할 수도 있습니다. FIB로 편집 한 장치 프로토 타입을 사용하면 마스크를 한 번만 수정할 수 있으므로 연속 마스크를 사용하여 시행 착오를 거칠 필요가 없습니다.

FIB 회로 개요 편집 기능

FIB 시스템은 반도체 산업, 미세 전자 기계 시스템 제작 및 생물학적 연구. 반도체 산업에서 FIB 시스템의 주된 용도는 회로 편집을위한 것이므로 설계자는 흔적을 없애거나 칩 내부에 금속 연결을 추가 할 수 있습니다 (그림 1 참조). FIB 편집은 팹의 새로운 많은 웨이퍼에 일반적으로 드는 비용 인 $ 5 백만에서 $ 10만의 비용으로 신속하고 손쉽게 수행 할 수 있습니다. 오늘날의 최첨단 장비를 사용하여 28 nm 및 다중 레이어 메탈 스택을 특징으로하는 소형 기술 노드로 제조 된 회로를 편집 할 수 있으며 플립 칩 및 기타 고급 칩 스케일 폼 팩터를 차지할 수 있습니다.

그림 1 전면 FIB 회로 편집을 위해 여러 개의 연결 및 절단이 표시됩니다.

그림 1 전면 FIB 회로 편집을 위해 여러 연결 및 절단이 표시됩니다.

FIB 회로 편집은 나노 크기 해상도의 미세하게 초점이 맞춰진 갈륨 (Ga +) 이온 빔을 사용하여 수행됩니다. 매우 높은 수준의 정밀도로 IC 상에 재료를 이미지화, 에칭 및 증착 할 수 있습니다. 재료를 제거하고 증착함으로써 FIB 회로 편집을 통해 설계자는 실제 장치 내의 회로를 절단하고 연결하여 전기 테스트를위한 프로브 포인트를 만들 수 있습니다. 이것은 IC 장치에서 미세 수술을 수행하는 것과 같습니다. 고 에너지 Ga + 빔은 도체를 통해 밀링 할 수 있으며 다양한 유형의 가스를 사용하여 밀링 정밀도를 향상 시키거나 전도성 및 유전체 물질을보다 효과적으로 증착 할 수 있습니다. 예를 들어, 적절한 가스 화학 물질을 사용함으로써, 텅스텐, 백금 또는 이산화 규소의 선택은 이온 빔을 사용하여 매우 정밀하게 증착 될 수있다.

회로 편집을 수행하기 위해 FIB 도구는 관심 영역을 찾을 수있는 CAD 네비게이션 시스템에 연결됩니다. FIB 회로 편집은 일반적으로 디자이너의 GDS 파일을 사용하여 정확한 영역으로 이동합니다. 이것은 하부 표면 피처를 찾고 올바른 편집이 이루어 지도록 보장하는 방법을 제공합니다 (그림 2 참조). 정확한 빔 포지셔닝 빔은 FIB 회로 편집을위한 가장 중요한 요구 사항 중 하나입니다.

그림 2 CAD 레이아웃은 FIB 회로 편집을 수행하는 데 사용됩니다.

그림 2 CAD 레이아웃은 FIB 회로 편집을 수행하는 데 사용됩니다.

FIB 회로 응용 프로그램 편집

상업적으로 이용 가능한 모든 노드에서 FIB 회로 편집을위한 많은 용도가 있습니다. 테스터의 설계 변경을 검증하고 시스템 보드 레벨에서 설계 변경을 검증하는 데 사용할 수 있습니다. 일반적인 응용 프로그램은 다음과 같습니다.

  • 이미 생산중인 장치 디버깅 및 최적화 - 설계 결함이 확인되면 FIB 회로 편집을 수행하는 경우가 많습니다. 이렇게하면 제안 된 수정 프로그램이 문제를 완전히 해결할 수 있습니다. 디자이너는 마스크 오류를 복구 할 수 있으며 마스크가 두 개가 아닌 마스크가 작동 한 후에 장치가 작동한다는 것을 알고 동시에 프로토 타입을 고객의 손에 넣음으로써 다음 단계를 신속하게 진행함으로써 소프트웨어 개발을 계속할 수 있습니다. 모바일 장치 및 기타 시장 부문의 사이클 시간이 점점 더 단축됨에 따라, 성공적인 제품 출시를 위해서는 1 주일의 손실 시간을 피하는 것이 매우 중요 할 수 있습니다.
  • 설계 변경을 탐구하고 검증하는 것 - 설계를 최적화하는 데 필요한 시뮬레이션 그 이상입니다. FIB 회로 편집은 최고의 에뮬레이션 기능을 뛰어 넘습니다. 설계자는 장치 설계의 파생물을 시험해보고 결과를 관찰 할 수 있습니다. 그들은 절단 된 퓨즈 또는 다른 기능적 변경과 같은 옵션을 탐색하고 복잡한 마스크 스핀의 비용 또는 시간표를 작성하기 전에 실제 장치에서이를 실험 할 수 있습니다.
  • 값 비싸고 시간 소모적 인 마스크 세트 제작없이 새로운 디바이스 프로토 타이핑 - FIB 프로토 타입 디바이스는 종종 다음 레벨 테스트를 가능하게하는 데 사용됩니다. 이를 통해 개발자는 다음 번 장치 디버그를 시작하고 설계주기를 가속화 할 수 있습니다. FIB 회로 편집으로 여러 프로토 타입 테스트 라운드 및 마스크 수정 사이클이 필요하지 않습니다. 설계자는 새로운 마스크 스핀에서 커밋하기 전에 디자인의 결함을 최적화하거나 수정하는 물리적 프로토 타입에서 회로 변경 결과를 구현하고 평가할 수 있습니다. 그렇지 않은 경우 웨이퍼 비용을 5 백만에서 10 만에, 웨이퍼 처리 사이클 시간을 6-8만큼 단축하는 것은 수 시간 내에 수백 또는 수천 달러에 걸쳐 수행 할 수있어 단 하나의 추가 웨이퍼 스핀 만 필요합니다.
  • 픽스 복제 및 스케일링 : FIB 회로 편집을 사용하여 프로토 타입에서 픽스를 확인한 후에는 내부 테스트, 유효성 검사 및 자격 검증 팀 및 심지어 고객 샘플을 제공하기 위해 소수 또는 수십 개의 장치에 해당 픽스를 복제 할 수 있습니다. 이렇게하면 마스크 스핀 및 최종 생산 장치가 다시 돌아올 때까지 기다리는 동안 추가 시스템 또는 응용 프로그램 개발 작업을 동시에 수행 할 수 있습니다.
  • 시장 출시 시간 단축 : 고객에게 중요한 시간을 제공하는 것이 중요합니다. 그들의 제품 디자인은 본질적으로 장치를 얻을 때까지 보류 상태입니다. FIB 회로 편집은 전체 사이클을 가속화합니다. 고객을 생산에 투입하고 명성을 잃거나 경쟁 업체가 발을 들여 놓을 위험을 피할 수 있습니다. 대형 OEM 고객 중 일부는 때로는 수백만 달러에 도달 할 수있는 지연 배달 벌칙을 부과합니다.

그림 3은 FIB 회로 편집을 전체 IC 개발 및 테스트 프로세스에 통합하는 최선의 방법을 보여줍니다.

그림 3 FIB 회로 편집은 시뮬레이션 단계와 추후 디버그 단계 모두에 삽입하여 IC 설계 프로세스 중 성공률을 최적화 할 수 있습니다.

그림 3 FIB 회로 편집은 시뮬레이션 단계와 나중에 디버그 중 삽입 할 수있어 IC 설계 프로세스 중 성공률을 최적화합니다.

전력 반도체 분야에서 대부분의 전류 제어 제품은 기존의 실리콘 기술을 사용하여 제조되며 FIB 회로 편집은 다른 아날로그 또는 디지털 회로와 마찬가지로 이들 장치로 거의 동일한 방식으로 수행됩니다. 앞으로 드라이버가 넓은 밴드 갭 재료로 이동할 가능성이 높습니다. FIB 회로 편집은 이러한 장치에도 이점을 제공해야합니다. SiC, GaN 및 기타 와이드 밴드 갭 반도체 재료는 전력 반도체 소자가 고주파 및 온도를 견딜 수 있도록 해주 며 높은 주파수 응답, 향상된 전류 밀도 및 더 빠른 스위칭 속도를 제공한다. 그러나 동시에 설계 및 특성화, 프로세스 모니터링 및 신뢰성과 관련된 복잡한 문제를 제시합니다. 고급 프로세스 노드에서는 더욱 어려워집니다.

FIB 회로 편집 기술은 계속해서 개선됩니다.

FIB 회로 편집은 90nm 및 65nm 프로세스 노드에서만 잘 작동하며 아래에서 "가스가 없음"이라는 오해가 있습니다. 이것은 단순히 사실이 아닙니다. FIB 회로 편집은 수천 개의 회로 편집 시간 / 월을 수행하는 전담 팀의 경험에서 얻은 도구 및 방법론 발전으로 인해보다 정확한 빔 안내, 더 작은 영역에서의 작동, 장치의 앞면과 뒷면, 그리고 구리 층 처리.

FIB 회로 편집의 주요 개발 영역은 도구가 솔루션의 일부로 더 작은 절삭을 위해 더 나은 종횡비를 제공 할 수있는 능력입니다. FIB 시스템은 이온 빔 분해능, 운영 소프트웨어 및 CAD 네비게이션과 같은 분야의 진보 덕분에 계속해서 더 많은 이점을 제공합니다. 이온 빔 분해능만으로도 작은 피처를 인식하고 시각적 엔드 포인팅을 지원하며 정확한 CAD 정렬을 가능하게하고 상자 배치 정확도를 향상시키는 데 중요한 중요한 새 기능을 제공합니다. 그림 4은 2008에서 현재까지 달성 된 해상도 향상을 보여줍니다.

그림 4 왼쪽 이미지는 90의 2008nm 프로세스의 비트 라인을 보여 주며 오른쪽 이미지는 하위 25nm 디바이스의 비트 라인을 보여줍니다. (DCG 시스템의 사진 제공)

그림 4 왼쪽 이미지는 90의 2008nm 프로세스의 비트 라인을 보여 주며, 오른쪽 이미지는 오늘 하위 25nm 디바이스의 비트 라인을 보여줍니다. (DCG 시스템의 사진 제공)

그러나 도구 진보는 이야기의 일부일뿐입니다. FIB 툴은 완전히 자동화되어 있지 않기 때문에, FIB 운영자 경험이 회로 편집 성공의 비판적 중요성을 과소 평가하지는 않습니다. 예를 들어, 종점 탐지, 또는 선택된 관심 층이 성공적으로 에칭되었는지를 알 수있는 능력)은 높은 성공률을 달성하기 위해 높은 수준의 기술을 필요로합니다. 이 분야의 운영자 기술은 소형 지형 및 특히 까다로운 FIB 작업에서 더욱 중요합니다. 또한 IC 회로, IC 공정 기술, 이온 밀링 패턴 및 일반적인 FIB 툴 사용 기본과 같은 분야의 고유 한 운영자 지식이 중요합니다.

이러한 전문성을 달성하는 것은 사내 작업으로는 어려울 수 있습니다. 종종 이미 일정 수준의 회로 편집을 수행하는 대형 반도체 회사는 가장 까다로운 FIB 회로 편집 문제를 해결하는 데있어보다 깊이 있고 광범위한 경험을 갖춘 외부 서비스 연구소를 통해 이러한 리소스를 보강합니다. 중견 중소기업은 $ 1 백만 이상의 비용이 드는 FIB 도구를 구입하는 비용을 부담 할 수있는 사람은 거의 없습니다. 직원들이 툴을 구입할 수 있다고하더라도 팀을 가장 효과적으로 운영하기 위해서는 필요한 경험을 갖춘 팀을 구성하는 것이 어려울 수 있습니다. 이 크기의 대부분의 회사는 기본 전기 설계 특성화 또는 재 설계 파라미터 확인을 지원하기 위해 회로 편집을 구현할 수있는 외부 실험실로 직접 이동하는 경향이 있으며 어려운 논리 오류 및 기타 이상을 해결하는 데 필요한 모든 디버그 도구를 제공합니다.

FIB 회로 편집을위한 최상의 실행

다음과 같은 FIB 회로 편집 성공을위한 많은 전제 조건이 있습니다.

  • 도구 : 28nm 및 20nm와 같은 고급 노드에서는 고해상도가 특히 중요합니다. 디자인에는 일반적으로 1um 해상도 (또는 종횡비) 비율과 이러한 편집을 위해 더 미세한 해상도를 지원하는 트 렌칭 방식이 필요합니다. 오늘날 장비로 만들 수있는 가장 작은 구멍은 0.1/0.1의 종횡비로 1 × 20um입니다. 대부분의 20nm 및 28nm 설계의 경우 대상에 도달 할만큼 작은 구멍을 만드는 것은 불가능합니다. 결과적으로 종횡비를 낮추고 대상에 대한 액세스 권한을 얻으려면 특수 FIB 기술이 필요합니다. 시스템은 대상 금속 층 위의 더미 금속을 부드럽게 제거 할 수 있어야합니다. 이를 위해서는 IC 회로 및 프로세스, FIB 도구 및 이온 밀링 패턴에 대한 깊이 있고 광범위한 지식이 필요합니다. 그림 5는 일반적인 후면 트렌치를 보여줍니다.

그림 5 오늘날의 트렌치 접근 방식은 고급 노드에서 FIB 회로를 편집 할 수있을만큼 정밀한 해상도를 지원합니다.

그림 5 오늘날의 트렌치 방식은 고급 노드에서 FIB 회로를 편집 할 수 있도록 충분한 해상도를 지원합니다.

  • 뒷면 및 전면 편집 : 많은 사람들은 플립 칩 FIB 회로 편집이 장치 상단에서만 수행 될 수 있으며 후면 또는 전면 편집이 불가능하다고 오해하고 있습니다. 반대로, 뒷면 편집은 종종 가장 효과적인 작동 방법입니다. 이는 플립 칩 패키징의 기판 소재 때문에 또는 오늘날의 IC에서 금속 회로 레이어 수가 증가하여 맨 위에서 편집 할 때 하위 레이어에 도달하기가 더 어려워 진 경우에 해당 될 수 있습니다. 그림 6는 두 개의 노드에 저항이 도입 된 후면 FIB 회로 편집을 보여줍니다.

그림 6 후면 FIB 회로 편집은 두 노드에 저항을 도입하는 데 사용됩니다.

그림 6 뒤쪽 FIB 회로 편집은 두 노드에 저항을 도입하는 데 사용됩니다.

다른 예에서, 그림 7은 마이크로 프로브를 위해 프로브 패드가 형성된 전형적인 뒷면 FIB 회로 편집을 보여줍니다.

그림 7 고해상도 트 렌칭을 사용하면 고급 노드에서 편집 할 수 있습니다. [이미지 제공 : FIB International Inc.]

그림 7 고해상도 트 렌칭을 사용하면 고급 노드에서 편집 할 수 있습니다. [이미지 제공 : FIB International Inc.]

  • 구리 층 처리 : 대부분의 28nm 및 20nm 디바이스는 원활하게 제거하기 어려운 결정 구조를 갖는 구리 디바이스입니다. 금속을 매우 높은 수준으로 부드럽게 제거 할 수 있도록 엔지니어의 경험뿐만 아니라 특별한 방법이 필요합니다. 또한 정확한 빔 포지셔닝은 회로 패턴이 보이지 않기 때문에 구리 금속 장치의 경우 더욱 어려워집니다. 최상위 레벨에서 인식 할 고유 한 패턴이 없으면 알루미늄 금속 장치에도 중요합니다.
  • 컴패니언 오류 분석 및 테스트 도구, 전문 기술 및 기능 : 대부분의 장치가 궁극적으로 패키지로 들어가야하므로 장치를 디 캡핑 또는 디 리딩하고 마이크로 프로빙 및 기타 디버깅 테스트를 원활하게 수행해야합니다. FIB 편집 파트.
  • 프런트 엔드 전문성 : 끊임없이 축소되는 나노 규모의 기하학적 구조로 인한 문제를 제시하는 것 외에도 반도체 첨단 기술 노드는 프로세스가 진화함에 따라 새로운 프런트 엔드 재료를 도입합니다. FIB 회로 편집 실험실은 상당한 수준의 프런트 엔드 프로세스 이해와 재료 전문성을 특징으로하는 더 큰 실험실 환경의 일부가되는 이점을 누릴 수 있습니다. 프로세스 R & D 활동과 수율 지원을 지원하는 실험실은 FIB 회로 편집 전략의 성공을 극대화하는 데 도움이되는 기타 노하우뿐만 아니라 이점과 통찰력을 제공 할 수 있습니다.

가치에서 성장하기

업계에서 나노 스케일 기하학 곡선을 따라 가면서 IC 설계 검증 및 검증은 계속 어려움이 커질 것이다. 일부 사람들은 FIB 회로 편집이 오늘날의 고급 노드에서는 더 이상 사용되지 않는다고 믿는 반면, 실제로는 이러한 디자인의 성공률을 높이는 데 점점 더 가치가 있으며, 종종 10 백만 이상의 비용이들 수 있습니다. FIB 회로 편집은 도구 기술 및 모범 사례의 진보로 인해 고급 노드에서 디버깅 및 수정 픽스를 비롯하여 디자인 최적화 기회를 모색하는 초기 단계에서 다양한 용도로 사용할 수 있습니다. 비싸고 시간 소모적 인 풀 마스크 스핀.

특정 기능을 사용하고 사용자 경험을 향상시키기 위해이 사이트는 컴퓨터에 쿠키를 저장합니다. 승인을 제공하고이 메시지를 영구적으로 제거하려면 계속을 클릭하십시오.

더 자세한 정보는 저희의 개인 정보 보호 정책을 읽어보십시오..